Implementation of Multi-Threaded Erasure Coding Under Multi-Processing Environments

Abstract

Galois alan aritmetiği depolama ve iletişim cihazlarını veri kayıplarına karşı korumak için Reed-Solomon silme kodlarının temelini oluşturmaktadır. Galois alan aritmeti^ginin en güncel uygulamaları hızlı Galois alan hesaplamaları yapmamıza imkan sağlayan Intel’in SIMD eklerinde olduğu gibi 128-bitlik işlemci vektör talimatlarına dayanmaktadır. Buna rağmen, bu uygulamalar çoklu–dizin ve çoklu–süreçli ortamlara göre optimize edilmemiştir. Diğer taraftan, sunucuların çoklu istekleri eş zamanlı olarak yerine getirmesi ve donanımın sağladığı tüm paralelliği kodlama yükünü etkili yürütmek için kullanması arzu edilmektedir. Bu makale silme kodlarının çoklu-dizin işlemcilerle çoklu–süreçli ortamlarda nasıl kullanılaca^gının detaylarını sunmakta ve tek dizinli uygulamalara göre emtia mikro işlemciler ve Jerasure 2.0 yazılım kütüphanesini kullanarak önemli ölçüde performans artışının olabileceğini göstermektedir.