Please use this identifier to cite or link to this item: https://hdl.handle.net/20.500.11779/1027
Title: Parallelization and performance analysis of reversible circuit synthesis
Other Titles: Tersinir devre sentezinin paralelleştirilmesi ve performans analizi
Authors: Susam, Ömercan
Arslan, Şuayb Şefik
Keywords: Paralel hesaplama
Tersinir devreler
Elektronik tasarım otomasyonu
Parallel computation
Reversible circuits
Electronic design automation
Publisher: 26th IEEE Signal Processing and Communications Applications Conference, SIU 2018
IEEE
Source: Susam, O., & Arslan, S.S., (May 2-5, 2018). 2018 26th Signal Processing and Communications Applications Conference (SIU). Parallelization and performance analysis of reversible circuit synthesis. Izmir, Turkey. 1-4.
Abstract: Kuantum bilgisayarların son on yılda yükselen popülerliği tersinir devre sentezine verilen ilginin de artması ile sonuçlanmıştır. Bu çalı¸smada, literatürde popüler olarak bilinen temel fonksiyonlara dayalı bir sentezleme algoritmasının paralelleştirilmesini gerçekleştirdik. Klasik yöntemlerin tersine, temel fonksiyonları bir kütüphanede toplamadan ihtiyaç duyulan durumlarda openMP kütüphanesi kullanarak paralel olarak sentezledik. Tersinir devreler iki çekirdekli i¸slemcide (hyperthearding ile 4 aktif dizinli) paralel olarak sentezlendiğinde, seri sentezleme performansına göre 2.6 kata varan hızlanmalar elde edilebileceği gösterilmiştir. Literatürde bilinen sentezlenmelerin paralel ve seri olarak karşılaştırmalı kıyaslaması sonucu paralel sentezlemenin etraflıca operasyon iş yüklerinde daha hızlı olduğu gözlenmiştir.
Rising popularity of quantum computers in the last decade resulted in increased interest paid to reversible circuit synthesis process. In this work, a popular essential function-based synthesis algorithm known in the literature is parallelized using openMP library. Contrary to conventional way, essential functions are synthesized when needed without keeping a table-lookup library. When the reversible circuit is synthesized in parallel using a double core processor (4 active threads with hyperthearding technology), around 2.6 speed-up is demonstrated relative to the performance of serial synthesis work. Comparison between serial and parallel synthesis by using common benchmark circuits demonstrated that the performance of the proposed parallel synthesis is always better in the overall operation work load.
URI: https://hdl.handle.net/20.500.11779/1027
https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=8404854
Appears in Collections:Bilgisayar Mühendisliği Bölümü koleksiyonu
Elektrik Elektronik Mühendisliği Bölümü koleksiyonu
Scopus İndeksli Yayınlar Koleksiyonu / Scopus Indexed Publications Collection
WoS İndeksli Yayınlar Koleksiyonu / WoS Indexed Publications Collection

Files in This Item:
File Description SizeFormat 
paper1.pdf
  Until 2089-02-14
Yayıncı Sürümü - Proceedings Paper435.45 kBAdobe PDFView/Open    Request a copy
Show full item record



CORE Recommender

Page view(s)

6
checked on Jun 26, 2024

Google ScholarTM

Check




Altmetric


Items in GCRIS Repository are protected by copyright, with all rights reserved, unless otherwise indicated.